الکترونیک
مدار دینامیکی جدید برای طراحی مقایسه‌کننده نشانه توان پایین pdf
مقایسه کننده نشانه، مدارهای دینامیکی، جریان نشتی ،مصونیت در برابر نویز
برای کاهش توان مصرفی در مدار دینامیکی پیشنهادی از ترانزیستورهای NMOS برای پیش‌بار گره دینامیکی استفاده شده است. بدین طریق دامنه تغییرات ولتاژ گره دینامیکی کم شده و توان مصرفی کاهش می‌یابد.
شبیه‌سازی گیت‌های OR عریض و مقایسه‌کننده‌های نشانه ۴۰ بیتی با استفاده از نرم‌افزار HSPICE در فناوری ۹۰ نانومتر CMOS انجام شده است.
نتایج شبیه‌سازی گیت‌های OR 32 بیتی در تأخیر یکسان، ۴۲% کاهش توان و ۱٫۶۸ برابر بهبود مصونیت در برابر نویز را نسبت به مدار دینامیکی متداول نشان می‌دهند.
همچنین نتایج شبیه‌سازی بیانگر ۵۲% و ۱۶% کاهش به‌ترتیب در توان مصرفی و تأخیر مقایسه‌کننده نشانه پیشنهادی نسبت به نوع متداول آن تحت مصونیت در برابر نویز یکسان است.
-
فرمت فایل: pdf
-
حجم فایل : ۲٫۲۶ مگابایت
-
تعداد صفحات : ۱۱ صفحه
منبع : tjee.tabrizu.ac.ir
یک دیدگاه